In aktuellen Flugsteuerungssystemen werden alle kritischen Komponenten üblicherweise mindestens dreifach redundant ausgelegt, um auch im Fehlerfall einen reibungslosen Betrieb sicherstellen zu können. Diese mehrfache Auslegung erfordert üblicherweise ein Redundanznetzwerk über welches Statusinformationen der einzelnen Teilnehmer, sowie die Ein- und Ausgabeparameter von benachbarten Sensoren und Aktoren abgeglichen werden können.
Solche Netzwerke werden üblicherweise mithilfe von externen Komponenten wie ASICs oder FPGAs implementiert, was zusätzlichen Overhead in Form von Gewicht, Stromverbrauch und Kosten induziert. Aus diesem Grund soll versucht werden, die Redundanzfunktionalität auf die ausführende Recheneinheit des Flugsteuerungsrechners mit zu integrieren, da diese heutzutage üblicherweise mit einer Vielzahl an Schnittstellen ausgestattet sind. Hierbei wird untersucht, welche Schnittstellen und daraus resultierende Netzwerkarchitekturen für den Ansatz geeignet sind. Sichergestellt werden müssen dabei die entsprechende Fehlertoleranz des gesamten Ansatzes, sowie ein deterministisches Zeitverhalten.
Neben der Gestaltung des Netzwerkes spielt auch die Einbindung dieser zusätzlichen Funktionalität in das Ausführungsschema des Flugsteuerungsrechners eine wichtige Rolle. Hierbei muss primär ein zeitlicher Determinismus der einzelnen Ausführungsphasen gewährleistet werden. Zusätzlich sind auch spezielle Algorithmen zur Sicherstellung der Fehlertoleranz erforderlich, sowie auch zur zeitlichen Synchronisation der redundanten Teilnehmer untereinander.
